



مهندسی و علوم کامپیوتر / معماری کامپیوتر و شبکه

علی

جهانیان

شماره تماس: ۲۹۹۰۴۱۸۸

رایانامه: jahanian@sbu.ac.ir

وب سایت: <http://facultymembers.sbu.ac.ir/jahanian>

پروفایل علم سنجی: http://scimet.sbu.ac.ir/Ali_Jahanian

تحصیلات

■ دکتری: دانشگاه صنعتی امیرکبیر - تهران، مهندسی کامپیوتر

علاقه پژوهشی

■ طراحی تراشه های زیستی

■ امنیت سخت افزار

فعالیت های اجرایی

■ معاون پژوهشی دانشکده علوم و مهندسی کامپیوتر، ۱۳۹۷ ← ۱۴۰۰

■ مدیر گروه معماری کامپیوتر و شبکه های ارتباطی، ۱۳۹۴ ← ۱۳۹۵

■ سرپرست گروه معماری کامپیوتر، ۱۳۹۳ ← ۱۳۹۴

■ مدیر گروه کامپیوتر، ۱۳۹۱ ← ۱۳۹۴

■ استاد راهنما، ۱۳۸۸ ← تا زمان حال

کتاب

■ الکترونیک دیجیتال

علی جهانیان

دانشگاه شهید بهشتی - تهران، ایران، ۱۳۹۱، شابک: ۹۷۸۹۶۴۴۵۷۲۴۳۲

ارتباط با صنعت

■ ابزار پایش و ارتقاء امنیت چینش تراشه

۱۳۹۴

■ موازی سازی الگوریتم های تولیدچینش مدارهای مجتمع روی سیستم های چند هسته ای

- **Systematic Trojan Detection in Crypto-Systems using the Model Checker**
 Hamed Hossein talaee, Ali Jahanian
 JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, Vol.3, pp. 1-20, 2024
- **Cross-Device Deep Learning Side-Channel Attacks using Filter and Autoencoder**
 Maryam Sadat Tabaeifard, Ali Jahanian
 ISeCure-ISC International Journal of Information Security, Vol.23, pp. 149-158, 2023
- **RTL2DNA: an Automatic Flow of Large-Scale DNA-based Logic Circuit Design**
 Zohreh Beiki, Ali Jahanian
 Scientia Iranica, pp. 1-25, 2022
- **Generic and Scalable DNA-based Logic Design Methodology for Massive Parallel Computation**
 Zohreh Beiki, Ali Jahanian
 JOURNAL OF SUPERCOMPUTING, Vol.79, pp. 1426-1450, 2022
- **A Time Randomization based Countermeasure against the Template Side Channel Attack**
 Farshideh Kordi, Hamed Hossein talaee, Ali Jahanian
 ISeCure-ISC International Journal of Information Security, Vol.14, pp. 47-55, 2022
- **Intensive Analysis of Physical Parameters of Power Sensors for Remote Side-Channel Attacks**
 Milad Salimian, Ali Jahanian
 ISeCure-ISC International Journal of Information Security, Vol.13, pp. 163-176, 2021
- **Multi-input DNA-based Logic Gates for Profiling the microRNA Biomarkers of Hepatitis-C Viral Infection**
 Melika sadat Masoud, Mercedeh Sanjabi, Ali Jahanian
 Journal on Computer Science and Engineering, Vol.18, pp. 16-23, 2021
- **Analytical design of multi-threshold and high fan-in DNA-based logical sensors to profile the pattern of MS microRNAs**
 Mercedeh Sanjabi, Ali Jahanian
 Biomedical Engineering Letters, Vol.11, pp. 131-145, 2021
- **Power side-channel leakage assessment and locating the exact sources of leakage at the early stages of ASIC design process**
 Vahhab Samadi Bokharaie, Ali Jahanian
 JOURNAL OF SUPERCOMPUTING, Vol.113, pp. 2219-2244, 2021
- **Side-channel leakage assessment metrics and methodologies at design cycle: A case study for a cryptosystem**
 Vahhab Samadi Bokharaie, Ali Jahanian
 Journal of Information Security and Applications, Vol.54, 2020
- **A Customized Digital Microfluidic Biochip Architecture/CAD flow for Drug Discovery Applications**
 Shadi Momtahn, Taajobian Maryam, Ali Jahanian
 IEEE Nanotechnology Magazine, Vol.13, pp. 25-34, 2019
- **RNA Secondary Structured Logic Gates for Profiling the microRNA Cancer Biomarkers**
 Mahsa Yazdani, Zohreh Beiki, Ali Jahanian
 IET Nanobiotechnology, Vol.14, pp. 181-190, 2019
- **Multi-threshold and Multi-input DNA Logic Design Style for Profiling the MicroRNA Biomarkers of Real Cancers**
 Mercedeh Sanjabi, Ali Jahanian
 IET Nanobiotechnology, Vol.13, pp. 665-673, 2019
- **Drug Discovery Acceleration using Digital Microfluidic Biochip Architecture and computer-aided-design flow**
 Shadi Momtahn, Taajobian Maryam, Ali Jahanian
 International Journal of Engineering, Vol.32, pp. 1169-1176, 2019

- **Real Parallel and Constant Delay Logic Circuit Design Methodology based on the DNA Model-of-Computation**
 Zohreh Beiki, Zahra Zare Dorabi, Ali Jahanian
 MICROPROCESSORS AND MICROSYSTEMS, Vol.61, pp. 217-226, 2018
- **Massive Parallel Digital Microfluidic Biochip Architecture for Automating Large-Scale Biochemistry Assays**
 Abbas Haddad, Maryam Taajobian, Ali Jahanian
 Scientia Iranica, Vol.25, pp. 3461-3474, 2018
- **Improved Experimental Time of Ultra large Bioassays using a Parallelized Microfluidic Biochip Architecture/Scheduling**
 Maryam Taajoban, Ali Jahanian
 IET Nanobiotechnology, Vol.4, pp. 484-490, 2017
- **Three-dimensional Physical Design Flow for Monolithic 3D-FPGAs to Improve Timing Closure and Chip Area Systems**
 Armin Belghadr, Ali Jahanian
 JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, Vol.26, 2017
- **Customized Placement Algorithm of Nanoscale DNA Logic Circuits**
 Sedighe Farhadtoosky, Ali Jahanian
 JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, Vol.26, 2017
- **DENA A Configurable Micro-architecture and Design Flow for Bio-medical DNA-based Logic Design**
 Zohreh Beiki, Ali Jahanian
 IEEE Transactions on Biomedical Circuits and Systems, Vol.11, pp. 1077-1086, 2017
- **ASIC Design Protection against Reverse Engineering during the Fabrication Process using Automatic Netlist Obfuscation Design Flow**
 SHARAREH ZAMANZADEH, Ali Jahanian
 ISeCure-ISC International Journal of Information Security, Vol.8, pp. 87-98, 2016
- **Self Authentication Path Insertion in FPGA-based Design Flow for Tamper-resistant Purpose**
 SHARAREH ZAMANZADEH, Ali Jahanian
 ISeCure-ISC International Journal of Information Security, Vol.8, pp. 53-60, 2016
- **Higher Security of ASIC Fabrication Process Against Reverse Engineering Attack using Automatic Netlist Encryption Methodology**
 SHARAREH ZAMANZADEH, Ali Jahanian
 MICROPROCESSORS AND MICROSYSTEMS, Vol.42, pp. 1-9, 2016
- **Higher Flexibility of Reconfigurable Digital Micro/Nano Fluidic Biochips using an FPGA-Inspired Architecture**
 , Ali Jahanian
 Scientia Iranica, Vol.23, pp. 1554-1562, 2016
- **Security Path an Emerging Design Methodology to Protect the FPGA IPs against Passive/Active Design Tampering**
 SHARAREH ZAMANZADEH, Ali Jahanian
 JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS, Vol.32, pp. 329-343, 2016
- **Three-dimensional Switchbox Multiplexing in Emerging 3D-FPGAs to Reduce Chip Footprint and Improve TSV Usage**
 Marzieh Morshedzadeh, Ali Jahanian, Payam Poor Ashraf
 INTEGRATION-THE VLSI JOURNAL, Vol.50, pp. 81-90, 2015
- **Security-aware Register Placement to Hinder Malicious Hardware Updating and Improve Trojan Detectability**
 , Ali Jahanian
 isesco journal of science and technology, Vol.7, pp. 1-7, 2015
- **High Performance CMOS (4 2) Compressors**
 Abdoreza Pishvaie, Ghassem Jaberipur, Ali Jahanian
 INTERNATIONAL JOURNAL OF ELECTRONICS, Vol.101, pp. 1511-1525, 2014

■ **Redesigned CMOS (4 2) compressor for fast binary multipliers**

, Ghassem Jaberipur, Ali Jahanian

CANADIAN JOURNAL OF ELECTRICAL AND COMPUTER ENGINEERING-REVUE CANADIENNE DE GENIE ELECTRIQUE ET INFORMATIQUE, Vol.36, pp. 111-115, 2014

■ **A Fast Placement Algorithm for Embedded Just-In-Time Reconfigurable Extensible Processing Platform**

Seyedhassan Daryanavard, Mohammad Eshghi, Ali Jahanian

JOURNAL OF SUPERCOMPUTING, Vol.71, pp. 121-143, 2014

■ **High Performance CMOS (4 2) compressor**

, Ghassem Jaberipur, Ali Jahanian

Taylor Francis, 2014

■ **Metro-on-FPGA a feasible solution to improve the congestion and routing resource management in future FPGAs**

Armin Belghadr, Ali Jahanian

INTEGRATION-THE VLSI JOURNAL, Vol.47, pp. 96-104, 2014

■ **Improved Delay and Process Variation Tolerance of Clock Tree Network in Ultra-large Circuits using Hybrid RF/Metal Clock Routing**

, Ali Jahanian

JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, Vol.23, pp. 1-19, 2014

■ **Trojan Vulnerability Map an Efficient Metric for Modeling and Improvement of Hardware Security Level**

Abdolmehdi Bakhshizadeh, Ali Jahanian

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, Vol.95, pp. 1-9, 2012

■ **Performance Improvement and Congestion Reduction of Large FPGAs using On-chip Microwave Interconnects**

Armin Belghadr, Ali Jahanian

IEICE TRANSACTIONS ON COMMUNICATIONS, Vol.95, pp. 1610-1618, 2012

■ **Improved CMOS (4 2) compressor designs for parallel multipliers**

, Ghassem Jaberipur, Ali Jahanian

COMPUTERS and ELECTRICAL ENGINEERING, Vol.38, pp. 1703-1716, 2012

■ **Improved Line Tracking System for Autonomous Navigation of**

Yahya Zare Khafri, Ali Jahanian

INTERNATIONAL JOURNAL OF ROBOTICS and AUTOMATION, Vol.30, pp. 25-30, 2012

■ **Improved Timing Closure by Analytical Buffer and TSV Planning in Three-dimensional Chips**

Ali Jahanian, reZA Abdollahi

IEICE ELECTRONICS EXPRESS (MSRT BLACKLIST), Vol.9, pp. 1849-1854, 2012

■ **Using chip master planning in automatic ASIC design flow to improve performance and buffer resource management**

Ali Jahanian,

Journal of computer and robotics, pp. 125-135, 2011

■ **Comparative Performance Evaluation of Large FPGAs with CNFET- and CMOS based Switches in Nanoscale**

, Ali Jahanian, Keyvan Navi

JOURNAL NANO MICRO LETTERS, Vol.3, 2011

■ **Comparative Performance Evaluation of Large FPGAs with CNFET and CMOS based Switches in Nanoscale**

Mohammad Hossein Moaiyeri, Ali Jahanian, Keyvan Navi

Nano-Micro Letters, Vol.3, pp. 178-188, 2011

■ **Improved predictability timing yield and power consumption using hierarchical highways-on-chip planning methodology**

Ali Jahanian, Morteza Saheb zamani, Hamid Safizadeh

INTEGRATION-THE VLSI JOURNAL, Vol.44, pp. 123-135, 2011

■ **Comparative Performance Evaluation of Large FPGAs with CNFET- and CMOS-based Switches in Nanoscale**

, Ali Jahanian, - -

■ **Parallelizing the FPGA Global Routing Algorithm on Multi-core Systems without Quality Degradation**

, Ali Jahanian
IEICE ELECTRONICS EXPRESS (MSRT BLACKLIST), Vol.24, pp. 2061-2067, 2011

■ **Early buffer planning with congestion control using buffer requirement map**

Ali Jahanian, Morteza Saheb zamani
JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, Vol.5, pp. 949-973, 2010

■ **Higher routability and reduced crosstalk noise by asynchronous multiplexing of on-chip interconnects**

Ali Jahanian, Morteza Saheb zamani
Scientia Iranica, Vol.17, 2009

■ **A Landmark-based Navigation System for High Speed Cars in the Roads with Branches**

Mercedeh Sanjabi, Somayeh Maabi, Ali Jahanian,
International Journal of Information Acquisition (IJA), Vol.6, pp. 193-202, 2009

■ **An Improved Standard Cell Placement Methodology using Hybrid Analytic and Heuristic Techniques**

Ali Jahanian, ,
ADVANCES IN COMPUTER SCIENCE AND ENGINEERING, Vol.6, 2009

■ **Evaluating the Metro-on-Chip Methodology to Improve the Congestion and Routability**

Ali Jahanian, Mostafa Rezvani, Morteza Saheb zamani, Mehrdad Najibi
Advances in Computer and Information Sciences and Engineering, pp. 689-696, 2008

■ **Using metro-on-chip in physical design flow for congestion and routability improvement**

Ali Jahanian, Morteza Saheb zamani
MICROELECTRONICS JOURNAL, Vol.39, pp. 261-274, 2008

■ **Evaluation prediction and reduction of routing congestion**

Mahdi Saeedi, Ali Jahanian, Morteza Saheb zamani
MICROELECTRONICS JOURNAL, Vol.38, pp. 942-958, 2007

■ **Metro-on-Chip an efficient physical design technique for congestion reduction**

Ali Jahanian, Morteza Saheb zamani
IEICE ELECTRONICS EXPRESS (MSRT BLACKLIST), Vol.4, pp. 510-516, 2007

■ **قرنطینه سازی تروجانهای سخت افزاری در پردازنده های عام منظوره با روشهای نرم افزاری مبتنی بر مترجم**

فرزانه قطب الدینی قاسم آباد، علی جهانیان

علوم رایانش و فناوری اطلاعات، نسخه ۱۷، صفحات: ۵۲-۶۱، ۱۳۹۸

■ **DNA جهت تشخیص زودهنگام سرطان با استفاده از دروازه های منطقی miRNA بررسی میزان بیان**

طاهره یحیی، شهره زارع کاریزی، علی جهانیان

دانشگاه علوم پزشکی اراک، نسخه ۹، صفحات: ۹۶-۱۰۹، ۱۳۹۵

■ **طرح ریزی اتصالات امواج رادیویی روی مدارهای مجتمع خاص منظوره با هدف بهبود**

زارعی علی محمد، علی جهانیان

نسخه ۹، صفحات: ۳۴-۴۱، ۱۳۸۹، the csi journal of computer science and engineering،

■ **توزیع مناسب منابع بافر با طرح ریزی بافرها در سطح جاسازی با هدف کاهش تعداد بافر و مدیریت تراکم**

علی جهانیان، مرتضی صاحب الزمانی

نسخه ۵، صفحات: ۱۲-۲۲، ۱۳۸۵، the csi journal of computer science and engineering،

- **Protecting the FPGA IPs against Higher-order Side Channel Attacks using Dynamic Partial Reconfiguration**
Ario Kianazad, Hamed Hossein talae, Ali Jahanian
2020 20th International Symposium on Computer Architecture and Digital Systems (CADS), pp.1-6
- **Real Vulnerabilities in Partial Reconfigurable Design Cycles; Case Study for Implementation of Hardware Security Modules**
Hanieh Jafarzadeh, Ali Jahanian
2020 20th International Symposium on Computer Architecture and Digital Systems (CADS)
- **Vulnerability Analysis Against Fault Attack in terms of the Timing Behavior of Fault Injection**
Mahbube Fakhire, Ali Jahanian
2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), pp.374-379
- **High Accuracy Multi-input DNA Logic Gate using the Spatially Localized DNA structures**
Ehsan Jamalzadeh, Ali Jahanian
CSICC 2020
- Farzaneh Ghobaddini ghasem abad, Ali Jahanian
CSICC 2020
- **Security Improvement of FPGA Design Against Timing Side Channel Attack Using Dynamic Delay Management**
Bayat-Makou Pourya, Ali Jahanian, Reshadi Media
IEEE Canadian Conference on Electrical Computer Engineering (CCECE)
- **Efficient Mapping of DNA Logic Circuits on Parallelized Digital Microfluidic Architecture**
Zohreh Beiki, Maryam Taajobian, Ali Jahanian
19th International Symposium on Computer Architecture and Digital Systems (CADS), pp.93-98
- **Scalable Security Path Methodology A Cost-security Trade-off to Protect FPGA IPs against Active and Passive Tamperers**
SHARAREH ZAMANZADEH, Ali Jahanian
Asian Hardware Oriented Security and Trust Symposium (AsianHOST), pp.85-90
- **High-Performance General-Purpose Arithmetic Operations using the Massive Parallel DNA-based Computation**
Mercedeh Sanjabi, Ali Jahanian, Maryam Tahmasbi
EuroMicro Digital System Design (DSD2017), pp.543-546
- **Layout Vulnerability Reduction against Trojan Insertion using Security-aware White Space Distribution**
Hamed Hossein Talae, Ali Jahanian
International Symposium on VLSI (ISVLSI), pp.551-555
- **A new Cell Placement Algorithm for Localized DNA Logic Circuits Mounted on Origami Surface**
Sedighe Farhadtoosky, Ali Jahanian
International Conference on DNA Computing and Molecular Programming (DNA22), pp.102-104
- , Ali Jahanian
1st International Conference on New Research Achievements in Electrical and Computer Engineering, pp.436-443
- **Isolating the Register-bank Trojans in General-purpose Microprocessors using Secure Programming**
Peyman Talebian, Ali Jahanian
1st International Conference on New Research Achievements in Electrical and Computer Engineering
- **Fault-tolerant architecture and CAD algorithm for field-programmable pin-constrained digital microfluidic biochips**
Alireza Abdoli, Ali Jahanian
CSI Symposium on Real-Time and Embedded Systems and Technologies (RTEST)
- SHARAREH ZAMANZADEH, Ali Jahanian
12th International ISC conference on Information security and cryptology

■
Bahareh Ahmadi Haji, Mehrshad Vosoughi, Ali Jahanian
12th International ISC conference on Information security and cryptology

■ **DENA a Configurable Architecture for Multi-stage DNA Logic Circuit Design**

Zohreh Beiki, Ali Jahanian
International Conference on DNA Computing and Molecular Programming (DNA21), pp.17-18

■ **RF resource planning in application specific integrated circuits to improve timing closure**

, Ali Jahanian
International Symposium on Computer Architecture and digital systems (CADs), pp.131-132

■ **A General-Purpose Field-Programmable Pin-Constrained Digital Microfluidic Biochip**

Ali Jahanian
International Symposium on Computer Architecture and digital systems (CADs)

■ **Improved performance and resource usage of FPGA using resource-aware design the case of decimal array multiplier**

Adel Hosseiny, Saba Amanollahi Baharvand, Ali Jahanian
International Symposium on Computer Architecture and digital systems (CADs), pp.121-122

■
SHARAREH ZAMANZADEH, Ali Jahanian
21st IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp.52-53

■ **EJOP an extensible Java processor with reasonable performance/flexibility trade-off**

, , Ali Jahanian
EuroMicro Digital System Design(DSD), pp.415-418

■ **RF-Interconnect resource assignment and placement algorithms in application specific ICs to improve performance and reduce routing congestion**

Ali Jahanian, Bahareh Poorshirazi
Euromicro conference on digital system design

■ **Multiplexed switch box architecture in three-dimensional FPGAs to reduce silicon area and improve TSV usage**

Marzieh Morshedzadeh, Ali Jahanian
Great Lakes Symposium on VLSI (GLSVLSI)(2012), pp.303-306

■ **Modeling evaluation and mitigation of SEU error in three-dimensional FPGAs**

, Ali Jahanian,
International Symposium on Computer Architecture and Digital Systems (CADS)

■ **Improved performance and power consumption of three-dimensional FPGAs using Carbon Nanotube interconnects**

, Ali Jahanian
International Symposium on Computer Architecture and Digital Systems (CADS)

■ **ParSA parallel simulated annealing placement algorithm for multi-core systems**

, Ali Jahanian, Saba Amanollahi Baharvand, Negar Niralaee
International Symposium on Computer Architecture and Digital Systems (CADS)

■ **EduCAD an Efficient Flexible and Easily Revisable Physical Design Tool for Educational Purposes**

Ali Jahanian, Saba Amanollahi Baharvand
Design Automation and test(Date)

■ **Edu3 a simple and efficient platform for education of three-dimensional physical design automation algorithms**

Ali Jahanian, Saba Amanollahi Baharvand
Design Automation and test(Date)

■ **Landmark-based car navigation with overtake capability in multi-agent environments**

, , Ali Jahanian,
4th ICAART

- **VMAP a variation map-aware placement algorithm for leakage power reduction in FPGAs**
 , , Ali Jahanian
 14th euromicro conference on Digital System Design(DSD)
- **A CNT/Metal Hybrid Routing Architecture to Improve Performance of Ultra-Large FPGAs**
 , Ali Jahanian
 International Conference on Computer Design and Engineering (ICCDE) (2011)
- **feasibility study of using the rf interconnects in large fpgas to improve routing tracks usage**
 , Ali Jahanian, Esfandiar Mehrshahi, Mohammad Taghi Teimoori
 2011IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI
- **Congestion and Track Usage Improvement of Large FPGAs Using Metro-on-FPGA Methodology**
 , , Ali Jahanian
 Great Lakes Symposium on VLSI (GLSVLSI) (2011), pp.49-54
- **Chip master planning an efficient methodology to improve design closure and complexity management of ultra large chips**
 Ali Jahanian
 CSI Internationa Symposium on Computer Architecture and Digital Systems(CADS)
- **A thermal-aware delay model for pass transistor in FPGA switch boxes**
 , Ali Jahanian, , Morteza Saheb zamani
- **A light - weght car navigation algorithm for high speed agents using wireless landmarks**
 , Ali Jahanian,
 ICIA 2009 IEEE International Conference on Information and Automation
- **multi -domain clock skew scheduling - Aware register placementto optimize clock distribution network**
 , , Ali Jahanian,
 date (design automation test in europe
- **Improved timing closure by early buffer planning in floor-placement design flow**
 Ali Jahanian, Morteza Saheb zamani
 GLSVLSI, pp.558-563
- **improved performance and yield whih chip master planingdesign methodology**
 Ali Jahanian,
 GLSVLSI
- **Improved performance and yield with Chip Master planning design methodology**
 Ali Jahanian,
 Great Lakes Symposium on VLSI (GLSVLSI) (2009)
- **Performance and timing yield enhancement using Highway-on-Chip Planning**
 Ali Jahanian
 EuroMicro Digital System Design(DSD)
- **Multi-level buffer block planning and buffer insertion for large design circuits**
 Ali Jahanian, Morteza Saheb zamani
 IEEE computer society annual symposium on VLSI, pp.411-415
- **Performance improvement of physical retiming with shortcut insertion**
 Adel Dokhanchi, Mostafa Rezvani, Ali Jahanian, Morteza Saheb zamani
 IEEE computer society annual symposium on VLSI, pp.215-220
- **Using asynchronous serial transmission in physical design for congestion reduction**
 Ali Jahanian
 IEEE East-West Design and Test Conference
- **Prediction and reduction of routing congestion**

■ Efficient host-independent coprocessor architecture for speech coding algorithms

Ali Jahanian
EuroMicro Digital System Design(DSD)

■ An efficient congestion reduction algorithm based on contour plotting

Ali Jahanian
International Conference on Microelectronics

■ Congestion prediction from metric definition to routing estimation

Ali Jahanian
International Conference on Microelectronics

■ Area efficient low power and robust design for add-compare-select units

Ali Jahanian
EuroMicro Digital System Design(DSD)

■ Ant colony solution dynamic Steiner tree problem

علی نور الله، علی جهانیان، ادیبی پیمان، هاشمی تشکری سید مهدی
هفتمین کنفرانس انجمن کامپیوتر ایران

Flexible and Automatable Microfluidic-based Architecture and CAD Algorithm for Implementation of Large DNA Digital Storage ■

مصطفی پوراسداله، مریم تعجیبیان، علی جهانیان
بیست و هفتمین کنفرانس بین المللی کامپیوتر، انجمن کامپیوتر ایران

■ ارائه یک روش نقاب گذاری ریزدانه جهت مقاوم سازی تراشه های خاص منظوره در برابر حملات کانال جانبی
وهاب صمدی بخارائی، علی جهانیان
بیست و هفتمین کنفرانس بین المللی کامپیوتر، انجمن کامپیوتر ایران

■ OVR: a Practical Metric for Vulnerability Assessment of Digital Circuits against Side-channel Attacks

وهاب صمدی بخارائی، علی جهانیان
سیزدهمین کنفرانس ملی فرماندهی و کنترل

■ Cost-Effective and Practical Countermeasure against the Template Side Channel Attack

فرشیده کردی، حامد حسین طلائی، علی جهانیان
هفدهمین کنفرانس بین المللی انجمن رمز ایران، صفحات: ۵۴-۶۰

■ Analysis of Geometrical Parameters for Remote Side-Channel Attacks on Multi-Tenant FPGAs

میلاذ سلیمیان، علی جهانیان
هفدهمین کنفرانس بین المللی انجمن رمز ایران، صفحات: ۲۱-۲۹

■ A New Nano-scale Differential Logic Style for Power Analysis Attack

عبدی امید، علی جهانیان
بیست و ششمین کنفرانس ملی مهندسی برق

■ DNA با استفاده از دروازه منطقی C تشخیص الگوی زیست نشانگرهای گسترش عفونت ویروسی هیپاتیت

Security Improvement of FPGA Configuration File Against the Reverse Engineering Attack ■

شهرام شهابی آهنگر کلایی، شراره زمان زاده، علی جهانیان
سیزدهمین کنفرانس بین المللی انجمن رمز ایران، صفحات: ۱۰۱-۱۰۵

Drug Discovery Evolution Using the Customized Digital Microfluidic Biochips ■

شادی ممتحن، مریم تعجیبیان، علی جهانیان
بیست و چهارمین کنفرانس مهندسی برق ایران

Design of CAD ASIP for JIT extensible processor Case study on PathFinder routing algorithm ■

سیدحسن دریانورد، محمد عشقی، علی جهانیان
بیست و سومین کنفرانس مهندسی برق ایران

Design of CAD ASIP for JIT extensible processor case study on Simulated Annealing placer ■

علی جهانیان
CEE ۲۰۱۴ بیست و دومین کنفرانس مهندسی برق ایران

ارائه یک معماری برنامه پذیر جدید برای تراشه های زیستی ریز سیال دیجیتال ■

عباس حداد، تعجیبیان مریم، علی جهانیان
CEE ۲۰۱۴ بیست و دومین کنفرانس مهندسی برق ایران

ارائه الگوریتم افراز موازی و پیاده سازی آن روی واحد پردازش گرافیکی ■

سیده عاطفه طاهری تاری، علی جهانیان
CEE ۲۰۱۴ بیست و دومین کنفرانس مهندسی برق ایران

ارائه یک کتابخانه صنعتی سلول های استاندارد براساس فناوری نانولوله های کربنی ■

محمد جرنگی، علی جهانیان، مهیا سام دلیری، محمدحسین معیری
نوزدهمین کنفرانس ملی سالانه انجمن کامپیوتر ایران، صفحات: ۹۵۰-۹۵۵

جلوگیری از درج ویروس های سخت افزاری با ارائه یک معماری جدید برای درخت سیگنال ساعت ■

مهرشاد وثوقی، علی جهانیان
هجدهمین کنفرانس ملی سالانه انجمن کامپیوتر ایران

طرح ریزی اتصالات امواج رادیویی روی مدارهای مجتمع خاص منظوره با هدف بهبود کارایی ■

علی محمد زارعی، علی جهانیان
هجدهمین کنفرانس ملی سالانه انجمن کامپیوتر ایران

Clock tree network using hybrid RF/metal clock routing ■

زهره محمدی ارفع، علی جهانیان
(سمینار الکترونیک و فرصت های فرارو (دانشگاه صنعتی شریف

A new nanowire-based FPGA to improve routing congestion and routability ■

Design implementation and improvement of decimal parallel multiplier on ASIC and FPGA ■

امین ملک پور، ملک پور سعید، علی جهانیان
CEE۲۰۱۲ ایبستمین کنفرانس مهندسی برق ایران

ارائه ی معماری و دستورات سفارشی جدید برای سفارشی سازی معماری پردازنده ی جاوا با هدف بهبود کارایی این نوع پردازنده ■

ابوالقاسمی نیلوفر، طالبی سمانه، علی جهانیان، نوری حمید
CEE۲۰۱۲ ایبستمین کنفرانس مهندسی برق ایران

TrueFlex A Flexible and Efficient Evaluation Platform for Networked Automotive Systems ■

سیدعلی مرعشی، علی جهانیان
CEE۲۰۱۲ ایبستمین کنفرانس مهندسی برق ایران

Redesigned CMOS (۴ ۲) compressor for fast binary multipliers ■

پیشوایی عبدالرضا ، قاسم جابری پور، علی جهانیان
CEE۲۰۱۲ ایبستمین کنفرانس مهندسی برق ایران

سه ورودی XOR سریع بر پایه دروازه CMOS طراحی کمپرسور (۲ ۴) ■

عبدالرضا پیشوایی، قاسم جابری پور، علی جهانیان
هفدهمین کنفرانس ملی سالانه انجمن کامپیوتر ایران، صفحات: ۳۰۵-۳۰۰

Buffer planning using the buffer requirement map with congestion control ■

علی جهانیان
سیزدهمین کنفرانس بین المللی انجمن کامپیوتر ایران

Buffer insertion during placement with floorplanning information ■

علی جهانیان
دوازدهمین کنفرانس بین المللی انجمن کامپیوتر ایران

Feasibility of using component based software formal verification by hardware formal verification tools ■

علی جهانیان
یازدهمین کنفرانس انجمن کامپیوتر ایران

A hybrid heuristically and mathematically approach for VLSI standard cell placement ■

علی جهانیان
یازدهمین کنفرانس انجمن کامپیوتر ایران

Parallelizing the PathFinder Global Routing Algorithm using Multi-core Systems ■

علی جهانیان
نوزدهمین کنفرانس بین المللی برق ایران

Hardware-Software Co-Simulation ■

■ بهبود ساختار جعبه سوئیچ به منظور مقاوم سازی آرایه های دروازه ای برنامه پذیر در برابر مهندسی معکوس رشته بیتمی

پایان نامه ها و رساله های دکتری

■ تحلیل حالت گذرا ، تداخل متقابل و تاخیر اتصالات تزویج شده در مدارهای مجتمع

■ با هدف تشخیص الگوی بیان زیست نشانه های نوکلئوتیدی DNA ارائه راهکار طراحی کارآمد سامانه های منطقی مبتنی بر

■ ارائه روند طراحی منطقی مدارهای مجتمع خاص منظوره به صورت آگاه از امنیت

■ ارائه روند طراحی خودکار برای مدارهای منطقی با مقیاس بزرگ مبتنی بر

■ بهبود امنیت سخت افزارهای طراحی شده روی آرایه های دروازه ای برنامه پذیر

پایان نامه های کارشناسی ارشد

■ ارائه یک معماری مقاوم در برابر حمله مبتنی بر معماری شیخ

■ بهبود دروازه های منطقی فازی مبتنی بر دی ان ای جهت کاربردهای پزشکی

■ ارائه یک معماری ریزسیال دیجیتال برای کاربرد انباره‌های مبتنی بر دنا
مصطفی پوراسداله
۱۴۰۰

■ بهبود تحمل پذیری خطا در تراشه های زیستی ریز سیال دیجیتال
آسیه دهقانی
۱۴۰۰

■ تجدید پذیر مبتنی بر جابه‌جایی رشته DNA ارائه دروازه
محمد عطائی ذوالفقاری
۱۴۰۰

■ ارائه ی روش طراحی سخت افزار روی آرایه دروازه ای برنامه پذیر براساس مدل محاسباتی دی ان ای
مبینا صاحب الزمانی
۱۴۰۰

■ بهبود کیفی استخراج پارامترهای شبکه عصبی عمیق با تحلیل کانال جانبی
امین فصحتی
۱۳۹۹

■ های محلی شده DNA های بیماری مالتیپل اسکروزیس (ام اس) با RNA طراحی و پیاده سازی یک تشخیص دهنده الگوی بیومارکر میکرو
احسان جمال زاده
۱۳۹۹

■ ارتقاء کیفیت تحلیل امنیتی سخت افزار بازیکربندی با استفاده از ناظر توان
میلاد سلیمیان
۱۳۹۹

■ ارائه روشی جهت تحلیل آسیب پذیری سخت افزار در برابر حملات تزریق اشکال کانال جانبی
محبوبه فخریه
۱۳۹۹

■ حفاظت سخت افزار در برابر حملات الگو با کنترل میزان نشت اطلاعات ویژگی های کانال جانبی طرح
فرشیده کردی
۱۳۹۹

■ DNA حسگرهای منطقی تشخیص سرطان کبد با استفاده از محاسبات
مهسا یزدانی
۱۳۹۸

■ نسبت به حملات تحلیل کانال جانبی با قابلیت بازیکربندی FPGA ارتقای امنیت طراحی مبتنی بر
آریو کیان آزاد
۱۳۹۸

■ قرنطینه‌سازی نامنی‌های سخت‌افزاری با استفاده از روش‌های تولید کد

فرزانه قطب الدینی قاسم آباد

۱۳۹۸

■ بهبود امنیت سیستم‌های بازیگرپذیر با کنترل دسترسی اجزای پیکربندی‌شده

هانیه جعفرزاده

۱۳۹۸

■ طراحی و پیاده‌سازی واحدهای محاسباتی خاص منظوره با استفاده از نظام عددی مانده‌ای افزونه‌ای

محبوبه مسعودی

۱۳۹۷

■ برای تشخیص هیپاتیت DNA طراحی حسگر زیستی منطقی مبتنی بر

ملیکاسادات مسعود

۱۳۹۷

■ ارائه معماری و روند طراحی سفارشی تراشه‌های زیستی ریزسیال دیجیتال برای کاربردهای دارویی

شادی ممتحن

۱۳۹۷

■ DNA ارایه یک تراشه زیستی میکروفلوئیدیک دیجیتال برای پیاده‌سازی کامپیوتر

پوریا صادقی

۱۳۹۷

■ ارائه یک معماری دستورالعمل آگاه از امنیت در پردازنده‌های عام‌منظوره با هدف افزودن قابلیت تصدیق عملکرد

محیا مریداحمدی

۱۳۹۶

■ در برابر حمله کانال جانبی زمانی ARM بهبود سطح امنیت معماری

علیرضا مشایخ

۱۳۹۶

■ بهبود امنیت کارت هوشمند با مدیریت فرکانس ساعت پویا

محمدامیر سعید

۱۳۹۶

■ برای کاربردهای زمان واقعی H۲۵۶ طراحی و پیاده‌سازی توام سخت‌افزار/نرم‌افزار برای الگوریتم

سیدمحمد شبیری

۱۳۹۵

■ روشی جدید به‌منظور شناسایی نودهای موثر حساس به موضوع در میکروبلگ‌ها

حمیده شهرابی فراهانی

۱۳۹۵

■ DNA طراحی هسته یک پردازنده مبتنی بر ملکول های

وحید بریری

۱۳۹۵

■ بهبود امنیت چینش با کنترل منابع مسیریابی

حامد حسین طلانی

۱۳۹۵

■ DNA طراحی و پیاده سازی ابزار شبیه سازی مدارهای محاسباتی

فاطمه سادات ناصر شیخ الاسلامی

۱۳۹۵

■ طراحی و پیاده سازی جمع کننده های ممیز شناور افزونه ای دهنده

لیلی میرمقتدائی

۱۳۹۵

■ برنامه نویسی امن روی پردازنده نامن با قرنطینه سازی نواحی نامن

پیمان طالبیان

۱۳۹۵

■ DNA طراحی شده بر روی نانوساختارهای DNA ارائه الگوریتم های جایابی و مسیریابی مدارهای

صدیقه فرهادتوسکی

۱۳۹۴

■ پیاده سازی مقاوم در مقابل حمله های تحلیل توان با استفاده از محاسبات نامتعارف

حسین کریمی خوشرو

۱۳۹۴

■ از نانوسیم های دی ان ای FPGA طراحی

راهله انتظاریزدی

۱۳۹۴

■ روند طراحی زیست تراشه های ریز سیال دیجیتال با هدف بهبود تحمل پذیری خطا

علیرضا عبدلی

۱۳۹۴

■ ارائه یک مکانیزم جدید کد گذاری به منظور مقاوم سازی رشته بیتی آرایه های دروازه ای برنامه پذیر در برابر دستکاری ناخواسته

شهرام شهابی آهنگر کلایی

۱۳۹۳

■ ارائه یک معماری قابل پیکر بندی برای تراشه های زیستی ریز سیال دیجیتال

عباس حداد

۱۳۹۳

■ DNA طراحی و کمینه سازی توابع منطقی با استفاده از رشته های

صهء بروجردی

۱۳۹۳

■ eMIPS روی بستر AMBER تلفیق وسازگارسازی پردازنده قابل توسعه

مریم کریمی

۱۳۹۳

■ جایابی مدارهای مجتمع خاص منظوره سه بعدی مجهز به ارتباطات فرکانس رادیویی

آرمینا نیکوکار

۱۳۹۳

■ ارایه الگوریتمی کارا جهت زمانبندی برنامه های چند نخى در سیستم های قابل باز پیکربندی

امیرحمزه باقری نیا

۱۳۹۳

■ طراحی یک کنترلر نهفته برای ناوبری خودکار ایمن خودرو بر اساس حسگرهای خط یاب

سعیده بهادران

۱۳۹۳

■ برای ارتباطات داخلی تراشه های الکترونیکی SIW استفاده از فناوری

آزاده صمدیان

۱۳۹۲

■ طراحی فیزیکی زیست تراشه های ریز سیال دیجیتالی

محمد مهدی نجم آبادی زاده

۱۳۹۲

■ موازی سازی الگوریتم افزایش مدارهای مجتمع با استفاده از معماری کارت های گرافیکی

سیده عاطفه طاهری تاری

۱۳۹۲

■ ارائه روند طراحی برای آرایه های دروازه ای برنامه ژذیر سه بعدی یکپارچه

آرمین بلقدر

۱۳۹۲

■ ارائه معیاری جهت تحلیل و ارزیابی آسیب پذیری سخت افزار

فاطمه طهرانی پور

۱۳۹۲

■ ارائه یک روش جایابی مقاوم در برابر درج اسب تراوی سخت افزاری در مدارهای مجتمع خاص منظوره

عبدالحمود بخشی زاده

۱۳۹۱

■ بهبود کارایی بخش کنترل الکترونیکی خودرو با استفاده از معماری قابل گسترش

لطف اله بهروزی خلیلی

۱۳۹۱

■ جایابی تراشه های الکترونیکی خاص منظوره حاوی اتصالات رادیویی

بهاره پورشیرازی

۱۳۹۱

■ بهبود قابلیت مسیریابی آرایه های دروازه ای برنامه پذیر بر استفاده از سیم های نانو

نازنین قاسمیان مقدم

۱۳۹۱

■ جایابی آرایه های دروازه ای برنامه ژذیر بر ژایه ی استفاده از اتصالات بی سیم

محمدتقی تیموری نوده

۱۳۹۱

■ تسهیم اتصالات عمودی در آرایه های گیتی برنامه پذیر سه بعدی

مرضیه مرشدزاده

۱۳۹۰

■ طراحی و پیاده سازی سیستم نهفته ی خودرو مبتنی بر پردازنده های قابل گسترش

سیدعلی مرعشی

۱۳۹۰

■ روی سیستم های چند هسته ای capo placer موازی سازی الگوریتم جایابی

نگار میرعلائی

۱۳۹۰

■ موازی سازی الگوریتم جایابی آرایه های گیتی برنامه پذیرروی سیستم های واحد پردازش گرافیکی

صبا امان اللهی بهاروند

۱۳۹۰

■ سیستم ناوبری خودکار خودرو با استفاده از حس گرهای خط یاب

یحیی زارع خفری

۱۳۹۰

جوایز و افتخارات

■ پژوهشگر نمونه سال ۱۳۹۱

